(19)B本國特計庁(JP) (12)公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平5-327356

(43)公開日 平成5年(1993)12月10日

(51)Int.Cl.*

識別配号

庁内整理番号

技術表示箇所

H 0 3 D 7/00

B 8522-5 J

審査請求 未請求 請求項の数4(全 8 頁)


	· · · · · · · · · · · · · · · · · · 	
(21)出願番号	特顧平4-130898	(71)出願人 000001889
		三洋電機株式会社
(22)出願日	平成4年(1992)5月22日	大阪府守口市京阪本通2丁目18番地
		(71)出願人 000214892
		鳥取三洋電機株式会社
		鳥取県鳥取市南吉方 3 丁目201番地
		(72)発明者 飯沼 敏範
	•	大阪府守口市京阪本通2丁目18番地 三洋
		電機株式会社内
		(72)発明者 小坂 明雄
		鳥取県鳥取市南吉方 3 丁目201番地 鳥取
		三洋電機株式会社内
		(74)代理人 弁理士 西野 卓嗣
		Callette Martin
		I .

(54)【発明の名称】 周波数変換装置

(57) 【要約】

【目的】 周波数変換装置をデジタル I C内に取り込 み、デジタル信号処理を行うシステムの小型化、低消費 電力化を目的とする。

【構成】 低域成分を含まないアナログ入力信号が供給 される人力端子101と、該入力信号を保持するトレー ス/ホールド回路102と、前記トレース/ホールド回 路102により保持された信号を該入力信号の最低周波 数の2倍以下の周波数の周期でサンプリングし、デジタ ル信号に変換するアナログ/デジタル変換回路103 と、前記アナログノデジタル変換回路103からのデジ タル信号をアナログ信号に変換するデジタル/アナログ 変換回路 1 () 4 と、前記デジタル/アナログ変換回路 1 0.4 により変換されたアナログ信号の不要部分を除去 し、信号成分の一部を取り出すフィルタ回路105とを 具備し、周波数変換された信号を得る。



【特許請求の範囲】

【請求項1】 低域成分を含まない入力信号が供給される入力端子と、該人力信号の最低周波数の2倍以下の周波数で、前記人力信号をサンプリングし、デジタル信号に変換するアナログ/デジタル変換手段を具備し、このアナログ/デジタル変換手段の出力に基づき周波数変換された信号の振幅データを得ることを特徴とする周波数変換装置。

【請求項:】 低域成分を含まない入力信号が供給される人力端子と、該人力信号を保持する保持手段と、前記保持手段により保持された信号を前記入力信号の最低周波数の2倍以下の周波数でサンプリングし、デジタル信号に変換するアナログ/デジタル変換手段を具備し、このアナログ/デジタル変換手段に基づき周波数変換された信号の振幅データを得ることを特徴とする周波数変換装置。

【請求項3】 低域成分を含まない入力信号が供給される人力端子と、該入力信号の最低周波数の2倍以下の周波数で、前記入力信号をサンブリングし、デジタル信号に変換するアナログ/デジタル変換手段と、前記アナログ信号に変換するデジタル/アナログ変換手段と、前記デジタル/アナログ変換手段により変換されたアナログ信号の不要部分を除去し、信号成分の一部を取り出すフィルタ手段とを具備し、周波数変換された信号を得ることを特徴とする周波数変換装置。

【諸求項4】 低域成分を含まない入力信号が供給される人力端子と、該人力信号を保持する保持手段と、前記保持手段により保持された信号を該入力信号の最低周波数の2倍以下の周波数でサンブリングし、デジタル信号に変換するアナログ/デジタル変換手段と、前記アナログ/デジタル変換手段からのデジタル信号をアナログ信号に変換するデジタル/アナログ変換手段と、前記デジタル/アナログ変換手段と、前記デジタル/アナログ変換手段により変換されたアナログ信号の不要部分を除去し、信号成分の一部を取り出すフィルタ手段とを具備し、周波数変換された信号を得ることを特徴とする周波数変換装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、信号の周波数を変換す 40 る周波数変換装置に関する。

[0002]

【従来の技術】従来、信号の周波数を変換する方法として、ダイオード、トランジスタ、FET等を使用したアナログの乗算器(ミキサ)を用いる方法がある。図2は従来の例を示すブロック図である。図2において、201は入力信号の周波数を変換するための正弦波信号を出力する発振器、202は入力信号と発振器201の出力信号との乗算を行う乗算器(ミキサ)、203は乗算器202の出力信号が入力され、不要成分を除去し、信号

の一部を取り出すフィルタ回路である。

【0003】次に、図3を用いて動作について説明する。発振器201は、入力信号よりも低い周波数を持つ正弦波信号(図3Aの場合)、または入力信号よりも高い周波数を持つ正弦波信号(図3Bの場合)をミキサ202に供給する。ミキサ202は、入力信号と発振器201の出力信号に基づき両信号の和の周波数の信号及び差の周波数の信号を図3のように出力する。そして、ミキサ202の出力信号の不要な成分をフィルタ回路203により除去し、周波数変換した信号を得る。

[0004]

【発明が解決しようとする課題】然し乍ら、上記従来の方法では、アナログ乗算器をデジタル1 C で用いられているプロセスであるCMOS で構成することが難しく、デジタル I C と同じ I C内に組み込むことが困難である。このために、デジタル信号処理を行うシステムにおいて、装置全体を小型化するための障害となる問題点がある。

[0005]

【課題を解決するための手段】上記の点に鑑み、本発明は、低域成分を含まない入力信号が供給される入力端子と、該入力信号の最低周波数の2倍以下の周波数の周期で、前記入力信号をサンブリングし、デジタル信号に変換するアナログ/デジタル変換手段を具備し、このアナログ/デジタル変換手段の出力に基づき周波数変換された信号の振幅データを得ることを特徴とする周波数変換装置である。

【0006】また本発明は、低域成分を含まない入力信号が供給される入力端子と、該入力信号を保持する保持手段と、前配保持手段により保持された信号を前記入力信号の最低周波数の2倍以下の周波数の周期でサンブリングし、デジタル信号に変換するアナログ/デジタル変換手段を具備し、このアナログ/デジタル変換手段に基づき周波数変換された信号の振幅データを得ることを特徴とする周波数変換装置である。

【0007】 更に、本発明は、低域成分を含まない入力信号が供給される入力端子と、該入力信号の最低周波数の2倍以下の周波数の周期で、前記入力信号をサンプリングし、デジタル信号に変換するアナログ/デジタル変換手段と、前記アナログ/デジタル変換手段からのデジタル信号をアナログ信号に変換するデジタル/アナログ変換手段と、前記デジタル/アナログ変換手段により変換されたアナログ信号の不要部分を除去し、信号成分の一部を取り出すフィルタ手段とを具備し、周波数変換された信号を得ることを特徴とする周波数変換装置であ

【0008】 更にまた、本発明は、低域成分を含まない 人力信号が供給される入力端子と、該入力信号を保持す る保持手段と、前記保持手段により保持された信号を該 入力信号の最低周波数の2倍以下の周波数の周期でサン

50

ブリングし、デジタル信号に変換するアナログ/デジタ ル変換手段と、前記アナログ/デジタル変換手段からの デジタル信号をアナログ信号に変換するデジタル/アナ ログ変換手段と、前型デジタル/アナログ変換手段によ り変換されたアナログ信号の不要部分を除去し、信号成 分の一部を取り出すフィルタ手段とを具備し、周波数変 換された信号を得ることを特徴とする周波数変換装置で ある。

[0009]

【作用】本発明によれば、低域成分を含まない人力信号 を、人力信号の最低周波数の2倍以下の周波数の周期で サンプリングしてデジタル信号に変換すると共に、この デジタル信号をアナログ信号に変換して、信号の不要部 分を除去し、信号成分の一部を取り出すことにより周波 数変換された信号を得る。

[0010]

【実施例】図!は本発明に係る周波数変換器を示すプロ ック図である。図1において、101はアナログ信号を 入力する人力端子、102はアナログ入力信号を一時的 に保持するトレース/ホールド回路、103はトレース 20 /ホールド回路102で保持されている信号を量子化し てデジタル信号に変換するアナログ/デジタル変換回 路、104はアナログ/デジタル変換回路103の出力 したデジタル信号をアナログ信号に変換するデジタル/ アナログ変換回路、105はデジタル/アナログ変換回 路104が出力したアナログ信号から必要な信号成分を 取り出すフィルタ同路、106はトレース/ホールド回 路102に制御クロック信号を供給し(出力端子1 側)、またアナログ/デジタル変換回路103及びデジ タルノアナログ変換回路104に、トレース/ホールド 问路102に供給した制御クロック信号より僅かに遅れ たサンプリングクロック信号を供給する(出力端子2 側) クロック信号化成器であり、この時のクロック信号 の周波数は入力信号の最低周波数の2倍以下である。1 07は周波数変換された信号を出力する出力端子であ る。

【0011】次に動作について説明する。まず入力アナ ログ信号は人力端チ101からトレース/ホールド回路*

 $N \cdot f s \leq f \leq N \cdot f s + f s/2$

N·fs+fs/2≦f≦ (N+1)·fsの時f'=(N+1)·fs−f

【0016】となる。従って、図5Aの入力信号はサン プリングにより図 5 Bに示す位置に変換される。変換後 の最低周波数fa、最高周波数fbは、

[0017]

【数3】

 $fa = fL - N \cdot fs$ $fb = fH - N \cdot fs$

*102に入力される。トレース/ホールド回路102で は、図4のようにクロック信号生成器106からの制御 クロック信号に対して、制御クロック信号の立ち上がり で入力信号に追従する動作(トラック状態)を停止し、 制御クロック信号が「H」の間、トラック状態を停止し たときの入力信号の振幅値を保持し、制御クロック信号 の立ち下がりで再度トラック状態に移行する。制御クロ ック信号が「H」の時、トレース/ホールド回路102 が保持している入力信号の振幅値は、トレース/ホール ド回路102に供給されている制御クロック信号よりも 僅かに遅れたサンブリングクロック信号の立ち上がりで アナログ/デジタル変換回路103によりデジタル信号 に変換される。この時、出力されたデジタルデータは周 波数変換された信号の振幅データとなる。

【0012】図5及び図6を用いて周波数変換の様子を 説明する。図5Aは、入力端子101に入力される入力 信号を周波数軸上に示したもので、入力信号の最低周波 数をfL、最高周波数をfH、サンブリング周波数をf s で表している。本発明において、サンブリング周波数 は入力信号の最低周波数の2倍以下、即ち、

[0013]

[0015]

【数2】

【数1】

f L ≥ f s/2 fs≤2·fL ∴

[0014]となるが、更に入力信号の周波数範囲がN ·fsからN·fs+fs/2 (Nは自然数) の範囲と 仮定する。入力信号とサンブリング周波数が上記のよう な関係にあるとき、サンプリングされた信号は0からf s/2の範囲に変換される。図6は、入力信号とサンブ リングされた信号との関係を示したものであり、N・f s~N・fs+fs/2の範囲にある信号は0~fs/ 2の範囲に変換され、N・fs+fs/2~(N+1) • f s の範囲にある信号は、入力信号の並びとは逆順に $0 \sim f s / 2$ の範囲に(つまり $f s / 2 \sim 0$)変換され る。即ち、入力信号の周波数fと変換された信号の周波 数f'との関係は、

の時 f' = f - N·fs

タ (アナログ/デジタル変換回路103の出力)は、周 波数変換された信号の振幅データである。

【0019】次に、このデジタルデータをアナログ/デ ジタル変換回路103に与えられているクロック信号と 同じクロック信号(つまりサンプリング周波数と同じ周 波数)で、デジタル/アナログ変換回路104によりア ナログ信号に変換すると、変換されたアナログ信号は、 図5Cのように元の信号成分の他にサンブリング周波数 $\{0.0.1.8\}$ となる。また、得られたサンブリングデー 50 の整数倍の周波数の両側に f a だけ離れた位置に信号と

5

同じ帯域を持つ成分(エイリアスと呼ぶ)が現れる。更に、デジタル/アナログ変換回路 1 0 4 の出力成分の中の1つをフィルタ回路 1 0 5 により取り出せば、希望の周波数に変換された信号を得ることができる。図5 Cの場合では、(2-N)・fsだけ周波数変換した信号を選んでいる。斯して、本発明による周波数変換回路が実現できる。

【0021】図8はアナログ/デジタル変換回路の一例を示す図である。801は基準抵抗、802は基準抵抗801により分けられた比較電圧とアナログ入力電圧と一致するかどうかを判定する比較回路、803は比較回路802の出力を入力するAND回路、804は8 遠子化を3ビットの信号にするエンコーダ回路、805はオーバーレンジ情報を出力する出力回路、806はサンプリングクロック信号により比較回路802を制御するドライバ回路である。

【0022】 図9はデジタル/アナログ変換回路の一例を示す図である。901はデジタル入力信号が入力されてパイナリコードを出力するデコーダ回路、902は基準抵抗、903はデコーダ回路901の出力により選択され、駆動するスイッチ、904は増幅器である。

[0023]

【発明の効果】本発明によれば、入力信号の最低周波数の2倍以下の周波数の周期で、入力信号をサンプリングし、デジタル信号に変換することにより周波数変換を行うようにしたので、周波数変換器をデジタルIC内に組み込むことができ、信号処理と周波数変換とを伴うシステム等において、システムの小型化及び低消費電力化が可能となる。またアナログ/デジタル変換等段の前段に保持手段を用いれば、アナログ/デジタル変換器に高速


性が要求されず、しかもサンプリング精度が向上する。 【図面の簡単な説明】

- 【図1】本発明の一実施例を示すブロック図である。
- 【図2】従来例を示すブロック図である。
- 【図3】従来の動作の様子を示す図である。
- 【図4】トレース/ホールド回路の動作の様子を示す図である。
- 【図5】本実施例の動作の様子を示す図である。
- 【図6】サンブリングによる周波数変換を示す図であ
- 【図7】トレース/ホールド回路の一例である。
 - 【図8】アナログ/デジタル変換回路の一例である。
 - 【図9】 デジタル/アナログ変換回路の一例である。 【符号の説明】


101 入力端子


- 102 トレース/ホールド回路
- 103 アナログ/デジタル変換回路
- 104 デジタル/アナログ変換回路
- 105 フィルタ回路
- 20 106 クロック信号生成器
 - 107 出力端子
 - 201 発振器
 - 202 乗算器 (ミキサ)
 - 203 フィルタ回路
 - 701 アナログスイッチ
 - 702 コンデンサ
 - 703 オペアンプ
 - 801 基準抵抗
 - 802 比較回路
 - 803 AND回路
 - 804 エンコーダ回路
 - 805 出力回路
 - 806 ドライバ回路
 - 901 デコーダ回路
 - 902 基準抵抗
 - 903 スイッチ
 - 904 増幅器


【図2】



[図7]







[図9]

[闰4]

